(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出斷公開番号 **特開平11-260938**

(43)公朝日 平成11年(1999) 9月24日

(51) Int.CL*

識別配号

ΡI

H01L 29/78

371

HOIL 21/8247 29/788 29/792

等並請求 未請求 請求項の数8 OL (全 7 頁)

(21)出廣番号

特謝平11-15684

(22)出東日

平成11年(1999) 1月25日

(31) 優先権主張番号 09/014030

(32)優先日 (33) 任先担主張国 1998年1月27日 米塔 (US)

(71)出職人 598077259

ルーセント テクノロシーズ インコーボ

レイテッド

Lucent Technologies

Inc.

アメリカ合衆国 07974 ニュージャージ ー、マレーヒル、マウンテン アペニュー

600-700

(72)発明者 リチャード ウィリアム グレゴール

アメリカ合衆国, 32789 フロリダ. ウィ ンターパーク、ウォーターフォール レイ

ン 380

(74)代理人 弁理士 三俣 弘文

最終更に続く

(54) 【発明の名称】 MOSシリコンデバイスの製造方法

(57)【契約】

【謀題】 ゲート構造体を構成する誘電体材料の材料と その製造方法を変更することにより積層型のフローティ ングゲート構造体の特性を改善する。

【解決手段】 本発明によるフローティングゲート構造 体は、フローティングゲート32と制御ゲート33との 間に形成された少なくとも3層からなる合成物34であ る。この合成物34は、第1のSiO2層35とTa2O 5階36と第2のSiO2層37とかから構成される。



(2)

特開平11-260938

1

【特許請求の範囲】

【請求項1】 (a) シリコン製基板上に第1誘電体層 (31) を形成するステップと、

- (b) 前記第1話電体層(31)の上にシリコン製フ ローティングゲート(32)を形成するステップと、
- (c) 前記シリコン製フローティングゲート (32) の上に第2番電体層(34)を形成するステップと、
- (d) 前記第2誘電体層の上にシリコン製制御ゲート
- (33) を形成するステップと、からなるMOSシリコ ンデバイスの製造方法において、

前記第2誘電体層 (34) はSiO2-Ta2O5-Si O2の合成層からなり、この前記第2誘電体層(34) は、

- (i) 前記シリコン製フローティングゲート (32) の上に厚さが10~30人の範囲にある第1Si2層 (35) を成長させるステップと、
- (ii) 前記第15iO2層(35)の上に厚さが3 0~100人の範囲にあるTa2O5層(36)を堆積す るステップと、
- (i i i) 前記Ta2O5層 (36)の上に厚さが5~ 20 30人の範囲にある第2SiO2層 (37) を堆積する ステップで形成され、

前記SiO2-Ta2O5-SiO2の合成層である第2器 配体層(34)の全体の厚さは、45~150人の範囲 内にあることを特徴とするMOSシリコンデバイスの製 造方法。

【請求項2】 (e) 前記SiO2-Ta2O5-Si O2の合成層を550℃~750℃の範囲の温度でアニ ールするステップをさらに有することを特徴とする請求 項1記載の方法。

【請求項3】 前記(i)~(i i i)のステップはし PCVDリアクター内で実行され、各ステップは、イン シチュ (in situ) で実行されることを特徴とする請求 項2配載の方法。

【請求項4】 前記シリコン製フローティングゲートと シリコン製制御ゲートは、ポリシリコン製であることを 特徴とする請求項3記載の方法。

【請求項5】 前記第1誘電体層は、SiO2製である ことを特徴とする請求項4記載の方法。

【請求項6】 体層を形成するステップと、

- (b) 前記第1誘電体層の上にシリコン製フローティ ングゲートを形成するステップと、
- (c) 前配シリコン製フローティングゲートの上に第 2 誘電体層を形成するステップと、
- (d) 前記第2誘電体層の上にシリコン製制御ゲート を形成するステップと、からなるMOSシリコンデバイ スの製造方法において、

前配第2誘電体層は、SiO2-Ta2O5-SiO2の合 成層からなり、

この前記第2勝電体層は、

- (i) 前記シリコン製基板をLPCVDリアクター内 に配置するステップと、
- (i i) 前記シリコン製基板を700~950℃の範 囲の温度に加熱するステップと、
- (iii) 前記シリコン製フローティングゲートの上 に厚さが10~30人の範囲にある第1Si₂層を、酸 素含有雰囲気で 0. 7~1. O Torrの圧力範囲内で成長 させて形成するステップと、
- 10 (iv) 前記シリコン製基板の温度を300~500 ℃の温度範囲に餌整するステップと、
 - (v) 前記LPCVDリアクター内の圧力を50~2 0 Onforrの範囲に開整するステップと、
 - (vi) 前記第1SiO2層の上に厚さが30~10 0 Aの範囲にあるTa2O5層を堆積するために、プリカ ーサガスを前記LPCVDリアクター内に導入するステ ップと、
 - (vii) 前記シリコン製基板の温度を500~75 0℃の温度範囲に翻整するステップと、
 - (viii) 前配LPCVDリアクター内の圧力を1 50~350mTorrの範囲に調整するステップと、
 - (iz) 酸化物プリカーサガスを、前配LPCVDリ アクター内に導入し、前配TagO5層の上に厚さが5~ 30人の範囲にある第2SiO2層を堆積するステップ と、

これによりSi〇2-Ta2〇5-Si〇2の合成層が形成 され、

- (x) 前記シリコン製基板の温度を550~750℃ の温度範囲に開整するステップと、
- 30 (x i) 前記LPCVDリアクター内の圧力を0.7 ~1. 1 Torrの範囲に衝撃するステップと、
 - (xii) 前記SiO2-Ta8O5-SiO2の合成層 を10分~100分の間、アニールするステップと、か ら形成され、

これによりSi〇2一Ta2〇5一Si〇2の合成層である 第2瞬間体層の全体の厚さが45~150人の範囲内に あることを特徴とするMOSシリコンデバイスの製造方 法。

【韻求項?】 前記 (x i i) の間のLPCVDリアク (a) シリコン製基板上に第1 38電 40 ター内の雰囲気はO2とN2からなるグループから選択さ れたものであることを特徴とする請求項6記載の方法。

【醋求項8】 前記 (i i) のステップの温度は、80 0~900℃の範囲内であり、

前記 (i i i) ステップの圧力は、0.8~0.9Torr の範囲内であり、

前記(iv)ステップの温度は、375~430℃の範 囲内であり、

前記 (v) ステップの圧力は、75~150mTorrの範 囲内であり、

50 前記 (vii) ステップの温度は、600~700℃の

1

(3)

特開平11―260938

3

範囲内であり、

前記(viii) ステップの圧力は、200~300mT orrの範囲内であり、

前記 (x) ステップの温度は、600~700℃の範囲内であり、

前記(xi)ステップの圧力は、0.8~1.0Torrの 範囲内であることを特徴とする請求項6記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、積層型のゲートブ 10 ログラマブルIGFETデバイスの読み出し一書き込み 電圧を低減する制御ゲート構造体に関する。

[0002]

【従来の技術】シリコンデバイスが小さくなり、その動作速度が上がるにつれて、リーク電流と信頼性の問題が発生してくる。フラッシュメモリにおいては、高速のブログラム配入/消去時間と動作電圧の低減が、シリコンデバイスの開発が直面している大きな問題である。動作電圧が限られた状況の下では、デバイスの設計者の主要な選択的事項としては、低電力と高速度の間のトレード20デバイスの寸法に従って変わる。かくしてデバイスを改良するのに残されたもっとも有力なオブションは、フローティングゲートのキャバシタンスを増加することにより、結合比率を増加させることである。

【0003】フローティングゲートのキャバシタンスを増加させる主な方法は、ゲート間の誘電体層の厚さを減らすがあるいはその材料の誘電率を変更することである。今日までのデバイスと製造プロセスの設計者は、ゲート間誘電体層の厚さが小さくなるにつれて、リーク電流および電気的な欠陥問題が増加すると認識している。かくして、使用されている誘電体材料の品質は重要なことである。低欠陥および低表面状態密度(surface state density)のシリコン技術で、今日まで開発された高品質の材料はSiO2である。このSiO2の重要な利点は、下のポリゲートから成長できることである。成長で形成された酸化物は、堆積で形成された材料よりも欠陥(例ビンホール)が少なくなる傾向にある。このため、SiO2は多くのシリコンデバイス構造体における、誘電体材料の主要な選択肢である。

【0004】SiO2が誘電体材料として傾広く用いられているが、フローティングゲートのキャパシタンスを増加させるための、ある種の努力が新たに開発された誘電体材料に向けられている。Ta2O5を誘電体材料としてMOSFET用に用いることが提案されている(これに関しては Youichi Momiyama et al 署の "Ultra-Thin Ta2Os/SiO2 Gate Insulator with TiN Gate Technology for 0.1μm MOSFETs", 1997 Symposium on VLST Technology Digest of Technical Papers, pp. 135, 136 を参照のこと)。この材料は、DRAM構造体内の積層キャパ 50

ンタ用とトレンチキャパシタ用に提案されている (これに関しては Tomonori Aoyana et al 著の "Leakage Cur rent Mechansim of Amorphous and Polycrystalline Ta

205 Films Grown by Chemical Vapor Deposition", J.el ectrochem. Soc., Vol. 143, No. 3, pp. 977-983, March 1996. を参照のこと)。

【0005】フラッシュメモリ用に新たな態電体材料を開発する努力もまた報告されている。これに関しては、W-H Lee et al 著の "A Novel High K Inter-Poly Diel ectric(IPD), Al 203 for Low Voltage/High Speed Flash Memories: Erasing in msecsat 3.3V", 1997 Symposium on VLST Technology Digest of Technical Papers, pp. 117, 118 を参照のこと。この提案の要旨は、フラッシュメモリの制御ゲートとフローティングゲートとの間の誘電体層の材料として、SiO2をAl2O3で置き換えることである。アルミナの誘電率は、SiO2のそれの約2倍あり、このため、ポリシリコン製の創御ゲートとポリシリコン製のフローティングゲートとの間のキャパシタンスを大幅に改善することができる。

【0006】これらの提案の多くは有望であるが、これらのデバイスにおける問題は多層構造体における誘電体のインタフェースにおける品質である。記憶用デバイスの寸法が小さくなるにつれて動作パワーのレベルもまた低減し、パイナリーピットストリームにおける1または0を表す電荷の量もまた減少している。データピットは聴電においては比較的少数の電荷が消滅するだけであるが、インタフェースの欠陥における再結合を介してできない程度まで下がってしまう。このため、レベル間の誘電体層の誘電体の構造を変更することにより、新たな利点を理論的には違成でき、実際にこれらの新たな構造体を形成するのに用いられる製造プロセスは、これらの理論的な利点を実現するために重要である。

[0007]

【発明が解決しようとする課題】従って本発明の目的 は、ゲート構造体を構成する誘電体材料の材料とその製 造方法を変更することにより積層のゲート構造体の特性 を改善することである。

[0008]

40 【課題を解決するための手段】本発明により、ポリシリコン製のゲートを有するフラッシュメモリアパイスに特に適した時間特性を有する新たなフローティングゲート構造体を提供できる。本発明によるゲート構造体は、少なくとも3層からなる合成物である。SiO2の第1のインタフェース層が最下部のポリゲートインタフェースで用いられ、高品質の電気的インタフェースを提供する。このSiO2層は一般的にはゼンホールおよびリークの問題の発生を押さえる程度に薄い。すなわちゲート誘電体としては不十分であると見なされる程度である。このSiO2インタフェース層を高いKのTa2O6の層

(4)

特開平11-260938

5

と、SiO2製の薄いキャッピング層でもってカバーしている。積層構造の勝電体の厚さは、従来技術にかかるSiO2ゲート間齢電体の最適の厚さよりも厚いものであるが、合成誘電率のK全体は従来技術以下である。集積化プロセスとSiO2に匹敵する欠陥を有するが、より高いKを有するより厚いゲート関誘電体を使用することにより、フラッシュメモリの大幅な技術的進歩が計られる。この構造体を形成するのに用いられる製造プロセスは、高品質のインタフェースを提供でき、これにきりインタフェースにおける欠陥サイトの数を最小化でき、不要な再結合による電荷の喪失を低減できる。

[0009]

$$V_{FG} = \frac{C_{GD} \times V_{D}}{C_{GD} + C_{GS} + C_{FG} + C_{CG}}$$

Call、フローティングゲートとドレインとの間のキャパシタンスであり、Vpはドレイン電圧で、Callフローティングゲートとソースとの間のキャパシタンスであり、Cralフローティングゲートと基板との間のキャパシタンスであり、Callフローティングゲートと創御ゲートとの間のキャパシタンスであり、Vall創御ゲート

【0011】制御ゲートとフローティングゲートとの頃の結合は高いことが選ましく、そのため、式(1)のC CCの頃は大きくなければならない。このキャパシタンスは、式(2)で決められる。

【数2】

$$C_{CG} \approx \frac{\varepsilon_f}{t_1} \times A$$

ここで、eiはゲート間の絶縁層の誘電率であり、tiは 絶縁層の厚さであり、Aがゲートの面積である。

【0012】最新のデバイス技術においては、ゲート間の誘電層の厚さtiは一般的に最適化されている。すなわち実際にはこれ以上小さくはならない。従って残された選択肢はゲート間材料の勝電率を増加させることだけである。

【0013】一般的に使用されている絶縁物はSiO2 よりも高い誘電率を有する、多くの絶縁材料が入手可能 である。SiO2の誘電率 eiは、3.9である。別の候 40 補としてはTa2O5が魅力的でありその誘電率 eiは2 5である。しかしTa2O5は障壁高さが低いためにフローティングゲートのデバイスには適していないが、他の MOSデバイスには投案されている。絶縁材料の特性と 品質に関する要求は特にフローティングゲート構造体に 対しては高い。

【0014】本発明によるゲート間合成誘電体構造を用 ディングゲート32と基板30との間に第1誘電体層3 いて上記のインタフェースの問題を解決している。第1 1を有する。この第1誘電体層31は通常SiO2製で のゲート誘電体層すなわちフローティングゲートとシリ 公知の技術により熱成長で形成されたものである。第1 コン基板との間の誘電体層は従来のゲート誘電体層であ 50 誘電体層31はプログラミング時に層を介して電子のト

6

*【発明の実施の形態】図1には、シリコン製基板11と ソース13とドレイン14を含むフラッシュメモリデバ イスの本質的な要素が示されている。同図にはエチャネ ルデバイスに用に n型領域が示されているが、CMOS デバイスでは p型領域も使用する。同図にはフィールド 酸化物12とゲート構造体15も示されている。

【0010】図1のゲート構造体15の静粗を図2に示す。重要なパラメータは図2に示されており以下に示すような関係がある。フローティングゲートの電圧は式10に示す通りである。

【数1】

$\frac{C_{CG} \times V_{CG}}{C_{GD} + C_{GS} + C_{FG} + C_{CG}}$

り、これはプログラミング中に基板からキャリアのトン ネル現象を引き起こす程度に輝いものである。ポリシリ コン製のフローティングゲートとポリシリコン製の制御 ゲートとの間のゲート間誘電体層を本発明により生成す るが、これには、50人以下(好ましくは10~30人 の範囲内)の厚さの第1のSiO2層がポリシリコン製 フローティングゲートの上に成長プロセスで形成する。 この層はポリシリコンと適合可能なインタフェースを与 え、かつパンドギャップが高いために電流のリークに対 して効果的なパリアを提供できる。より厚いTa2O5の 層がこの第1のSiO2層の上に堆積され、このTa2〇 5層の上にSiО2製のキャッピング層が堆積される。こ のTa2O5層は、勝電特性を改良し、第1のSiO2層 はポリシリコン製フローティングゲートとの間で高品質 90 のインタフェースを与えるために形成されている。Si O2製のキャッピング層は創御ゲートとの高品質のイン タフェースを与える。このSiO2製のキャッピング階 は堆積プロセスにより形成されるが、後のアニール処理 の間、多層構造の積層体が形成された後、ポリシリコン -SiO2のインタフェースの両方で若干成長が行わ れ、その結果SiO2製のキャッピング層とポリシリコ ン製の制御ゲートとの間のインタフェースの形態と電気 的特性は、成長プロセスで形成された高品質の酸化物の それに類似する。

【0015】 Ta2O5の層の厚さは通常30~100点の範囲内である。SiO2製のキャッピング層の推奨すべき厚さは5~30点である。この3層の合成誘電物の推奨すべき全体の厚さは45~150点の範囲内であり、さらに好ましくは45~100点の範囲内である。【0016】本発明による積層構造のゲート間誘電体合成物を図3に示す。このゲート構造体の全体は、フローディングゲート32と基板30との間に第1誘電体層31を有する。この第1誘電体層31は通常SiO2製で公知の技術により熱成長で形成されたものである。第1

(5)

特別平11-260938

7

ンネル現象が行われる程度に薄いものである。電子はフ ローティングゲート32の上に蓄積される。ポリシリコ ン型のフローティングゲート32と、ポリシリコン製の 制御ゲート33との間のゲート間骸電体階が34で示さ れており、これは、第1SiO2層35とTa2O5層3 6と第2Si〇2層37の積層勝電体構造である。

【0017】別の合成層のゲート標遺体を図4に示す。 フローティングゲート32上の初期層41は上述したよ うに成長プロセスで形成されたSiO2である。この初 期層 4 1 の上にT a 2 0 5層 4 2 、 S i O 2 堆積層 4 3 、 Ta2〇5層44、SiO2堆積層45が順に堆積で形成 されている。この合成積層構造体の全体の厚さは、50 ~150人の範囲内にある。個々の層の厚さは通常10 ~50人の範囲内である。図4の多層構造体は、図3の 構造体よりも若干複雑であるが、これらの層は同一の低 圧真空装置内でLPCVDにより形成され、構造体で用 いられる層の数は処理の回数およびコストの点から重要 なことではない。

【0018】本発明による多層構造のゲート間器電体構 常のプロセスシーケンスを図5に示す。シリコン製基板 51の上に誘電体層52、創御ゲート53が形成されて いる。この制御ゲート53の材料はここではポリシリコ ンとして示しているが、一般的には制御ゲート53がほ は結晶形態を有していることを意味している。しかし、 アモルファスシリコンも利用可能であり結晶性の程度は 本発明にはさほど重要ではない。従って、本明細書およ び特許請求の範囲においては、ゲート材料はシリコンと しているが、それはアモルファスシリコンまたはポリシ リコンのいずれをもカバーするものである。

【0019】図5に示されたシーケンスにおいて、ゲー ト間誘電体層を形成する第1ステップはSiO2製の薄 腹層54を成長させることである。好ましい成長方法 は、LPCVDリアクター内での低圧反応によって行わ れる。この推奨成長温度は700~950℃で好ましく は800~900℃であり、推竣圧力は0.7~1.0 mTorrの範囲で好ましくは0.8~0.9mTorrの範囲で ある。

【0020】図5に示される第2ステップは、Ta2〇5 層55をLPCVDで堆積することである。推奨温度は 300~500℃の範囲内で好ましくは375~430 七内の範囲である。推奨圧力は50~200aforrの範 **囲内で好ましくは約75~150mTorrの範囲内であ** る。CVD堆積のプレカーサは従来公知のもので、例え ば、Ta (OC2H5) と、アルゴンキャリアガス内のO 2である。通常の堆積速度は、30~100人/分であ

【0021】薄いSiО2キャッピング層56が、LP CVDにより500~750℃の温度範囲で好ましくは

ましくは200~300mTorrの範囲の圧力でもって堆 積プロセスで形成される。この堆積に適切なプリカーサ 材料はTEOSとO2である。

A

【0022】多層ゲート誘電体構造物が形成された後ポ ストアニール処理を行い、SiOzを高密度化し層内の 応力を解消させる。このステップはSiO2の成長と同 様な条件で行われるが温度はそれよりも低い。このポス トアニール処理の間ポリシリコン製の層とSiO2の層 との間のインタフェースの電気的特性が改善される。こ 10 のポストアニール処理の推奨温度は550~750℃の 範囲内で好ましくは600~700℃の範囲内である。 このアニール処理は前のステップで用いられたのと同一 の温度で行うのが好ましい。この推奨圧力は0.7~ 1. 1 Torrで好ましくは0. 8~1. O Torrの範囲内で ある。アニール処理の雰囲気はO2またはN2Oであり、 アニール時間は15~100分の範囲内である。アニー ル処理時間を短くするには推奨温度範囲の高温側で行う のがよい。

-【0023】図5に示された4回のステップは、インシ 造物を形成する好ましい技術は、LPCVDである。通 20 チュ(in situ)で順番に実行されるのが好ましい。イ ンシチュとはステップの間差板を除去せずに好ましくは 真空を被らずに同一の低圧リアクター内でプロセスが行 われることを意味する。各ステップの適切なプロセス条 件はLPCVDリアクター内での圧力と温度を欝整し、 リアクター内で従来この種の装置に付属した適当な入口 パルプにより、雰囲気の構成を変更させるだけで行う。 このインシチュの技術は、他の従来技術に比較して得ら れる優れた結果の原因の一部であると考えられる。

> 【0024】ゲート積層構造体を形成し、ポストアニー 90 ル処理の後100~500%で50KHzのグロー放電を用 いて、350~450℃で10~30分のプラズマ処理 を行い、誘電体のリーク電流をさらに低減させるのが好 ましい。この処理の好ましい条件は、400℃400₹ で15分である。

【0025】その後、シリコン製の制御ゲートを公知の 技術例えばCVD蒸着等により堆積してMOSメモリア バイスの製造を完了する。

【0026】SiO2-Ta2O5-SiO2のゲート関合 成勝電体層を有するMOSデバイスがそのプロセスの有 効性と得られた構造体を示すために本発明により形成さ れた。このプロセス条件は図5に示されたとおりであ る。この誘電体層の電気的特性は非接触でコロナー酸化 物ー半導体測定技術を用いて測定された、この技術は P.K.Roy et al 著の Electrochem. Soc. Ext. Abst., 478(1 997) と、R.Williams etal 差の J.Appl.Phys.44,1026 (1973) と、R.L. Verkuil et al 者の Electrochem. Soc. Ext. Abst. 88-1, 261 (1988) と、T.G. Miller 署の Semico nductor International 18(7), 211(1995) & M.S.Fung 箸の Semiconductor International 20(8), 211(1997) 600~700℃の温度範囲で150~350mTorr好 50 と、G.Horner et al 著の Solid State Technology, 38,

(6)

特開平11-260938

9

79(1995) に記載されている。このコロナー酸化物一半 導体技術は、電荷堆積 (△Q) と非接触表面電圧

(Vs) 測定と表面光電圧(SPV)の組合せを用い、 低周波キャパシタンスー電圧(C-V)測定に類似した 疑似静的スイープを形成する。この薄い誘電体物の特性 評価技術はMOSキャパシタの従来のCーV特性評価技 術よりも単純であるが、その理由はポリシリコンのディ プレーション効果とプローブのパンチスルーがないから

【0027】誘電体層の厚さ(teff)は、警積過程の Q-Vsカーブの傾斜から得られる。SiO2-Ta2O5 -SiO2積層体と、ρ=6.2×1015Ωcmの誘電体 抵抗率の取り出された有効ゲート間誘電体層の厚さは、 岡一のスイーブ(強蓄積過程内で)を用いて決定され・ る。インタフェーストラップ電荷の密度Diは、ペルグ ランド法(Berglund method)を用いて測定した、およ び理論的なQーVsカーブの是似静的解析から予測され る (C.N. Berglund 者の IEEE Trans. Electron Devices. ID-31,701(1966) を参照のこと)。積層したSiOュー Ta2〇5-Si〇2構造と、シリコン上に熱的成長によ り形成されたSiO2の両方のD:=1-3×1011eV len-2の計算値が一般的である。インタフェーストラッ プチャージDiは、サンプルを形成ガス(H2/N2)雰 囲気で低温(400~450℃)でアニールした後は大 幅に低減される (これに関しては、B.H.Nicollian et a 1 巻の (Metal Oxide Semiconductor) Physics and Tec hnology E. John Wiley and Sons, New York (1982) & 参照のこと)。 誘電体層を介して流れる高電界の酸化物 リーク電流は高いバイアスの電荷密度(10-1C/c m2) をかけてトンネル現象を誘起させることにより御定 30 43、45 SiO2堆積層 できる。徴化物を通過するキャリアのトンネル現象によ りクラップされた最大表面電圧 (V_{S.max}) は、トンネ ル電圧(V tunnel)に等しい。このトンネル現象電圧 は、СМОS集積回路動作(供給)電圧の上限を表す。 【0028】これらの測定結果により、SPV対Vsの プロット中には、大きなヒステレスは存在せず、それに

10

より従来技術の合成(積層)MOS誘電体構造に関有の . 宣荷トラップ問題は本発明により解決していることを示 している。

【図面の簡単な脱明】

【図1】一般的なフラッシュメモリデバイスを表す断面

【図2】図1のフローティングゲート構造体の部分拡大

【図3】図2に類似するが、本発明のゲート構造体を表 10 す断面図。


【図4】図2に類似するが、本発明のゲート構造体を表 **十新面図。**

【図5】本発明による製造ステップを表す図。


【符号の説男】

- 11 シリコン製基板
- 12 フィールド酸化物
- 13 ソース
- 14 ドレイン
- 15 ゲート構造体
- 30 基板
 - 31 第1誘覚体層
 - 32 フローティングゲート
 - 93 創御ゲート
 - 34 ゲート商誘電体層
 - 35 第1SiOz層
 - 36 Ta2O5層
 - 37 第2SiO2層
 - 4.1 初期層
- 42、44 Ta2O5₩
- - 51 シリコン製基板
 - 52 誘電体層
 - 53 制御ゲート
 - 54 SiO2薄膜層
 - 55 Ta2O5
 - 56 SiO2キャッピング層

(図1)




【図2】



(7)

特開平11-260938



フロントページの統含

(71)出顧人 596077259

600 Mountain Avenue, Murray Hill, New Je rsey 07974-0636U.S.A. (72)発明者 イジック シー、キジルヤリー アメリカ合衆国、32819 フロリダ、オルランド、ダブルトレイス レイン 6535

(72)発明者 プラティップ カマー ロイ アメリカ合衆国, 32819 フロリダ, オル ランド, ヒドゥン アイヴェイ コート 7706